①

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

52-009335

(43)Date of publication of application: 24.01.1977

(51)Int.CI.

G06F 11/08 G06F 13/00

.....

(21)Application number: 50-085436

(71)Applicant :

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

11.07.1975

(72)Inventor:

HAMADA MASARU

(54) PARITY CHECL SYSTEM

(57)Abstract:

PURPOSE: To detect burst errors accurately by utilizing characteristics of the conventional party check systems and by adding gates in a small quantity.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office





頭((特許法第38条ただし事) の規定による特許出頭)

昭和50 年7 月11日

特許庁長官殿

バリテイチエツク方式

2.特許請求の範囲に記載された発明の数

3.発 明 者

住 所

键盘市上阶层 325 番地

三整定程体式会社 計算器型作所內

氏 名

4.特許出願人 住 所 郵便番号 100

名 称 (601)三菱電機株式会社

東京都千代田区丸の内二丁目2號3号

5.代 里 人住 所

郵便番号 100 東京都千代田区丸の内二丁目 2番 3号 三菱電機株式会社内

氏 名(6699) 弁理士

6.添付書類の目録

 $\binom{1}{2}$ Æ 出版密查额水鲁

50 085436

発明の名称

パリティチェック方式

- 2. 特許請求の範囲
 - 奇数奇偶検査方式(ODD-パリティチェ ック)を採る配便委랍において、書き込み情 報あるいは節出し情報がオール "1" のときの み偶数奇数検査方式(EVEN- パリティチ エック)に切り替え、単一ピットエラーおよ ひ、パーストエラーを検出することを特徴と するパリティチェック方式。
- (2) 偶数奇数検査方式(EVEN スパリティチ エック)を採る配憶装盤にむいて、普込み情 報あるいは脱出し情報がオール "0" のときの み奇数奇偶検査方式 (ODD-ハリティチェ ック)に切り替え、単一ピットエラーおよび パーストエラーを検出することを特徴とする パリティチェック方式。
- 3. 発明の酔細な説明 この発明は記憶装置から情報を説出すに際し

19 日本国特許庁

公開特許公報

①特開昭 52-9335

④公開日 昭 52. (1977) 1.24

②特願昭 50-85436

22出願日 昭50 (1975) クル

審査請求 未請求 (全6 頁)

广内整理番号 6676 56

52日本分類 97:11G/1 9 717100

(51) Int. C12 GOBF 11/08 GOBF 13/00

、この読出される情報の誤りを検出するパリテ ィチェック方式に関する。

情報を記憶装置に書込んで再び説出すとその 間に種々の要因によって誤りを生ずることがあ る。この限りを検出するため通常奇偶検査方式 (パリティチェック)が採用される。この方式 は広く公知であり、例えば特公昭44-18847 号公報でも詳しく説明されている。

しかしての方式では上記公報でも触れている ように、パリティピットも含めた全ピットのエ ラーは検知されない事があるという欠点があっ た。即ち、通常の情報長である8ビットの場合 今審込み情報を(10110110)とする と、奇数異数検査方式(ODDパリティ方式) ではチェックビット(パリティビット)は"o" となり、偶数奇偶検査方式(EVENパリティ 方式)ではパリティビットは"1" となる。従っ て記憶委倣へは、前者では(10110110 , 0)として、後者では(10110110. 1)として書込まれる。前者の場合、情報の説

み出し時データがオール *0* 。即ち(0000 0 0 0 0 0 0 とたるバースト故障が起ると D VENグリティになるのでパリティエラーとし て検知される。逆に情報がオール"1"即ち(1 111111, 1)とたるパースト故障が起 るとODDパリティが成立しているのでパリテ ィエラーとはならずパースト故障は見過される 。一方後者の場合、情報の読み出し時テータが オール "1" になるパーストエラーが起るとOD: Dパリティになるのでパリティエラーとして検し 出されるが、オール"0"となるパーストエラー ではEVENパリティが成立しているのでパリ ティチェックにかからず、パーストエラーは見 過される。これらの欠点を改良する方法が前配 特公昭44-18841号公報に提案されている。 しかしとの方法によってもパーストエラーが見 過される欠点がある。即ち前配公報の第2頁右 欄第4行目から第84行目の説明文及び前記公 戦の第2回を用い説明を行う。前記公報第2頁 右髎第4行目以降の説明によると5番地の情報

(8)

されていず、従って誤って眺み出されたことが 検知されない。即ち、パーストエラーは通常で ドレスと全く無関係に発生するので、アドレス 信号と対応させても無意味である。

との発明の目的は、従来のバリティチェック の特徴を保存する一方、さらに前記パーストエ ラーの不検出の欠点を簡単な手段を用いること によって解決するバリティチェック方式を提供 することにある。

即ちとの発明はその目的手段として奇数パリティ方式のとき書込み情報がオール "1" のときのみ偶数パリティで書き込み、同様に読み出し情報がオール "1" のときのみ偶数パリティにてチェックし、また偶数パリティ方式のときは番込み情報がオール "0" のときのみ奇数パリティできき込み、同様に読み出し情報がオール "0" のときのみ奇数パリティでチェックし、通常の単一ピットの読み出しエラーの検出の他にパーストエラーの検出も行うものである。

以激この発明の実施例を図をもって説明する

(11001)の睨み出し命令がありこれが何 - らかの原因で誤って(00000)として読み 出されると偶数パリティ検出回路匈から出力切 が出、この時アンドゲート個はゲートされてい るからエラー信号四が発し、誤って睨み出され、 たことがわかるが、もしここで誤って(111 11)として睨み出されると奇数パリティ検出 回路のから出力のが出るがアンドゲート的はア ドレス情報の 2°ビットが"1" であるから、ゲー トされておらずエラー佰号四が発生せずパース トエラーが見過される。同様に前配公報第3頁 右欄第18行目以降の例で、先の情報(110 01)が偶数アドレスにあれば、アドレス2°ビ ットが"0" であるからアンドゲート仰はゲート されアンドゲート四はゲートされず,従って情 報が誤って(1111)と説み出されると確 かにエラー信号四が発生し、誤って読み出した ことを検知するが、もし情報が誤って(000 00)と睨み出されると偶数パリティ検出回路 妇から出力切が出るがアンドゲート叫がゲート

(4

今奇数パリティ指示入力ひiを"1"、偶数パリティ指示入力とiを"0" にすれば奇数パリティ出力が D D 端子に偶数パリティ出力が E V E N 端子に現れる。たとえば入力情報 2°~½で"1"の数が偶数ならは O D D 出力は "1"、 E V E N 出力は "0"、 入力情報 2°~2'で"1"の 協数が奇数ならば O D D 出力は "0"、 B V B N 出力は "1" に 2 る。今奇数パリティ指示入力 O i を"0"、 偶数パリティ指示入力 S i を"1" に する

特開 昭52-9335 (3) 器(3)の出力は "0" となり記憶装備(2)に送付され

器(3)の出力は「0" となり記憶要像(2)に送付され 、 、。

今入力情報がオール"1"のときアンドゲート(4)がゲートされアンドゲート出力(8)が"1"とたりパリティ発生器(8)は偶数パリティ発生器に切替わる。情報の"1"の数は 8 であり偶数故パリティ発生器(3)の出力(8)は"0"になり記憶装置(2)に(111111.0)として番込まれる。

次に第2図において情報を脱出す場合について述べる。第2図に記憶装像(2)からの飲み出し情報の誤りを検出する場合を示すプロック図で第1図と同一符号は同一部分を示す。(3)はパリティチェック回路で架子は第1図のパリティ発生器(3)と全く間じものである。(4)、(1)はアンドゲートでアンドゲート四はパリティチェック回

(8)

であるためアンドダートWILLが一トされずその 出力は"0"となり、従って結局オプゲートW2か らエラー信号WILL出ない。

一方もし何等かの原因で上記情報がオール"
1"(バリティビットも含めて)と誤って読み出されたとする。このとき、データの"1"の数は偶数で、バリティビットの出力のは"1"であるからパリティチェック回路(8)のOD D出力(8)は"0"となる。一方アンドケート(4)の出力はアンド条件がとれるので"0"となり、従ってアンドケートのはゲートされ結局オアケート(3)からエラー信号Wが発生し、エラーがあったことが検知される。

また上記情報が何らかの原因で誤ってオール
"0"(ハリティビットも含めて)と説み出された
場合を考えると、情報の"1"の数は偶数、パリティビット出力回は"0"故パリティチェック回
路(3fの U D D 出力(8)は"1"となり、一方、ナンドケート(4)の出力(6)は"0"なので出力(8)はアンドケート(4)でナートされ結局オアゲート(2)にエ

とパリティ出力は先の例とちょうど逆になる。
つまり入力情報2°~3'で"1"の数が偶数をらば
0 D D B 力は"0"。 E V E N B 力は "1"。 入 力 け E N B 力は "0"。 E V E N B 力は O D D D 力 は "1"。 O 数が奇数ならば O D D D け "1"。 E V E N B 力は "0"になる。 アント 2° か オール "1" の と S 内 で の B に は 人 力 情報 2°~ 2° が オール "1" の と B 区 B 道 (ロ ロ ンパータ (ら) に 差 付 される。 第 1 図 死生 上 の け ディ で で い リ ティ を と 及 常 で い い ゲート 出 力 (ら) は "0" で パ リ ティ と の と の に の ま な が オール "1" に なる と 偶 の 出 か に 切 替 え られる。 パ リ ティ ピット)と し て 配 像 で の で ら に が け ティ ピット)と し て 配 像 (の) に 送 付 される。

この様な裸似において今入力情報として、例えば2[®]~2[®]が(10110011)とすると、情報はオール "1" でないからアンドゲート(4)はゲートされずアンドゲート出力(6)は "0" となり、パリティ発生器(8)は奇数パリティとして働く。データの "1" の数は 5 で奇数故パリティ発生

(7)

路(B) の O D D 出力(B)をアンドゲート(II)の出力の否定入力でゲートし、アンドゲート(II)の出力(I) をアンドゲート(III)の出力(II)をアンドゲート(III)の出力(II)でゲートする。(II)はオア回路でアンドゲートのまたはアンドゲートの出力のオア出力(II)を発生する。パリティエラーが発生するととのオア出力(II)がある。のはパリティビット出力であり、パリティチェック回路(II)とインバータ(II)に送付される。

この様に梅成された飲出し情報検出回路において、今割配した情報(10110011,0)が正しく読出されるとパリティヒット2 P 出力如は"0"で、データの"1"の数が奇数故パリティチェック回路(37の出力(8)は"0"とたる。データはオール"1"ではないからアンドゲート(4)の出力(6)は"0"でありアンドゲートのはゲートされるが上記UDD出力が"0"のためアンドゲートのには出力は現れない。即ち"0"となる。一方パリティチェック回路(37のEVEN出力(0)であるが、アンドゲート(4)の出力が"0"は"1"であるが、アンドゲート(4)の出力が"0"

ラー信号四が発生し、エターが検知される。

をお書込み情報(11111111)を 競み出す場合を考えると、これが正しく競み出 されるとバリティビット出力四は"0"であり、 情報の"1"の数が偶数故バリティチェック回路 (37の0DD出力は"1"、EVEN出力(10)は"0" となる。一方丁ンドゲート(4)は丁ンド条がから れるのでその出力(6)は"1"となり、アンドゲートのはゲートされるが、アンドゲート四の出力のはでしたが、 エラー出力は発生しない。当然のことを飲み出した なオアゲート四の出力のが"1"となり、さして 枚出て、1"により、アンドゲートのはなにに なってオアゲートの出力がにない。 エラー出力は発生しない。当然のことを なみよことたに れるアゲートの出力のが"1"となりエラーと なオアゲートの出力のが"1"となりエラーと して検出される。

第8図および第4図はこの発明の他の契施例を示すもので、偶数パリティ方式の場合を示す。この場合審込み情報がオール "0" のときのみ 奇数パリティで審込み、読み出し時、読み出し 情報がオール "0" (パリティビットを除く)の

Q1

のデータ(10110011, 1)が正しく配 み出されるとパリティチェック回路(37の0DD 出力(8)は"1"になるが、アンドゲート24はアン ド条件がとれていないので"0"となり、ゲート COはゲートされない。一方パリティチェック回 路(8)のEVEN出力(97は"0"である。従ってオ アケート(30の出力(3)にはエラー信号は出ない。

もし上記情報が譲ってオール "0" (バリティビットも含め)と説み出されるとパリティチェック回路(STの O D D 出力は "1" でかつアンドケートぬの出力はアンド条件がとれているので "1" となり従ってゲート如はゲートされ、オアケートのの出力のにはエラー信号が発生し、エラーが検知される。

上記情報が誤ってオール "1" (パリティビットも含めて) と既出されると、パリティチェック回路(8)の U D D 出力(8)は "0"、 E V E N 出力(9)は "1" になり、アンドゲートのは "0" なのでケートのがゲートされオアゲートのの出力的にはエラー信号が発生し、エラーが検知される。

以下簡単に説明を行う。

第8図においてWは入力情報の否定出力のアンドをとるアンドゲートで他の回路は第1図のものと全く同じであり、優院方法が若干異なるだけである。

先の例と同じ入力情報(10110011)を書込むとき、パリティ発生回路(3)のEVEN出力(9)は"1"になる。従って配像装置(2)には(10110011、1)として審込まれる。また入力情報がオール"0"(00000000)のときはデータの"1"の数が偶数であり、一方アンドゲートのの出力のは"1"となるのでパリティ発生回路(3)のEVEN出力(8)は"1"になる。従って配爆装置(2)へは(000000000、1)としてつまり偶数パリティとして書込まれる。

第4図だかいて各架子は第1図から第8図で 便用しているものと同じである。

第 4 図において読出し動作を考えると。前配

629

ここでは説明していないが任意ピットの既出し エラーは当然のことながらエラー検知される。 以上の様に本発明に依れば、従来のパリティ チェックの特徴を残し、その上に小数のケート を追加するだけで従来の方式では検出不可能で あったパーストエラー(パリティビットをも含 めた全ピットエラー)を確実に検出することが

たお前配の実施例の説明では情報を8ビットとしたが、本発明は8ビットに制限されるものではない。

4. 図面の簡単な説明

出来る。

第1 図及び第2 図は本発明の一実施例で夫々 奇数パリティ方式におけるパリティ発生依頼と 読出し機構のブロック図、第8 図及び第4 図は 本発明の他の実施例で、失々偶数パリティ方式 におけるパリティ発生機構と読出し機構のブロ ック図である。


たお、図中间一符号は同一あるいは相当部分 を示しており、(1)は入力情報、(2)は配復契値、

特別 四52-9335(5)

煮 1 12


(8)はパリティ発生回路。(8)はパリティチェック 回路。(4)はアンドゲート。(5)はインパータ。(4) 似はアンドゲート。似はオアゲート。似はアン ドケートである。

代理人 葛 野 信 一




ÛØ

703. 7 207



等 3 🖾



第4回

